（原标题：1+1>2：复旦大学团队“硅基-二维”异质镶嵌式DRAM体育游戏app平台，创举二维半导体应用新篇章）

二维半导体算作一种原子级厚度的新式半导体材料，连年来引起了半导体学术界和工业界的正常和蔼。近日，复旦大学微电子学院的周鹏补助，包文中究诘员，与信息科学与工程学院的万景究诘员，联结研发了一种改造的“硅基-二维”异质集成eDRAM（Si-MoS? eDRAM）本领。该本领充分愚弄了二维半导体沟说念的超低透露电流上风，并结合了闇练的硅基SOI工艺，打破了传统增益单位eDRAM的存储时期过短的瓶颈，并进一步采选三维异质叠层工艺，杀青了集成密度的朝上式擢升。

该本领效用的著述发表在2024年11月的Nature Communications期刊上，并受到全国正常和蔼。在这里，咱们把此职责精通解读，供全国参考。

序论

当代揣摸机架构的一个显赫特征是深度内存层级。为了收缩高速处理单位（如CPU和GPU）与相对较慢的主存储器（动态立地存取存储器，DRAM）之间的性能差距，频繁在处理单位与DRAM之间插入缓存内存，从而裁汰数据探听时期并减少蔓延。在高性能揣摸机系统中，缓存内存的容量越来越大。传统使用六晶体管静态立地存取存储器（6T-SRAM）的缓存具有与逻辑工艺的细密兼容性，但其集成密度低且功耗较高。为了杀青大容量缓存，工业界和学术界皆在积极配置新本领。举例，AMD配置了3D V-Cache本领，通过堆叠SRAM芯片杀青大容量的三级缓存；而Intel、TSMC、三星和IBM则将镶嵌式DRAM（eDRAM）引入到三级和四级缓存中，其一晶体管一电容（1T1C）结构相较于SRAM具有更高的集成密度和更低的功耗。尽管1T1C eDRAM的集成密度较高，但其电荷分享操作和对荒谬电容的需求收尾了电压缩放。此外，1T1C结构具有壅塞性读取脾气，且电容制造工艺复杂。

为了处理这些问题，增益单位eDRAM（GC-eDRAM）成为一种新的结构聘请，它结合了两到四个晶体管以杀青读取、写入和立地探听功能。GC-eDRAM十足兼容CMOS逻辑工艺，其集成密度高于6T-SRAM。然则，GC-eDRAM的数据径直存储在存储晶体管的栅极电容中，跟着晶体管尺寸收缩，存储电容减少，同期写入晶体管的关断电流由于短沟说念效应（SCEs）而增多，从而显赫裁汰了数据保执时期。在先进工艺节点中，GC-eDRAM因保执时期短而难以应用。为了延长数据保执时期，究诘标明宽带隙半导体（如无定形氧化物半导体，AOS）算作沟说念材料具有较大后劲。跟着带隙增大，晶体管的关断电流呈指数下跌，是以显赫提高了数据保执时期。然则，AOS材料的迁徙率较低，导致晶体管的开启电流下跌，从而减小感应裕度。尽管诸如氧等离子体退火、减小沟说念宽度、超薄膜沟说念以及双栅或三栅静电限度等步履不错优化性能，但这些步履频繁需要荒谬的加工设施，从而增多了工艺复杂度并裁汰了空间圭臬均一性。

濒临以上挑战，复旦大学团队提议了一种交融闇练硅基工艺和新式二维原子晶体MoS?，并认知各自上风的GC-eDRAM结构，以克服数据保执时期短的问题，并进一步提高GC-eDRAM的集成密度。算作最正常究诘的二维半导体材料材料，MoS?具有好多上风，如原子级厚度、适中的带隙、超低关态电流以及日益闇练的晶圆级材料助长本领。此外，MoS?与闇练硅本领的集成还展现出低热预算和易堆叠等特质，相较于硅基三维集成本领，这种步履在高密度、易加工性以及多功能性方面更具上风。在本究诘中，通事后端工艺（BEOL）将晶圆级MoS?可控升沉到硅晶圆上进行集成，收效将三个原子级厚度的二维半导体MoS?集成到硅SOI电路中，配置了一种由两晶体管构成的异质GC-eDRAM（2T-eDRAM）结构，其中MoS?被用作写入晶体管的沟说念材料，并进展出接近表面极限的亚阈值斜率。由于其原子级厚度和相对宽的带隙，MoS?晶体管即使在2纳米节点以下也或者显赫扼制短沟说念效应（如漏致势垒裁汰和带间隧穿引起的栅引导漏极走漏）。因此，MoS?晶体管的关断电流显赫低于硅晶体管，有助于延长eDRAM的保执时期。而数据存储和读取仍然基于传统的硅晶体管，以取得高运行电流，从而提高感应裕度并确保硅CMOS工艺的细密兼容性。

收货于两种材料的上风，异质Si-MoS? eDRAM的数据清醒保执时期可达6000秒，感应裕度高达35 μA/μm，与同期制造的纯Si和纯MoS? eDRAM比较，划分提高了1000倍和100倍。此外，该器件的探听时期可降至5纳秒，十足知足高层缓存应用的需求。而通过CMOS兼容的BEOL工艺也收效演示了3D堆叠结构的Si-MoS? eDRAM，其集成密度大幅提高。总而言之，这项究诘效用展示出了令东说念主奋斗的超长保执时期、高感应裕度、快速探听速率、CMOS兼容性和高集成密度的多方面上风，明天极具工程应用后劲和价值，也有望矫高洁容量缓存本领，从而打破当代高性能揣摸机系统的瓶颈。

以下为论文先容：

1. 异质Si-MoS? 2T-eDRAM的结构和表征

图1. Si-MoS2 2T-eDRAM的暗示图和表征。

图1(a)展示了Si-MoS? 2T-eDRAM的三维结构盘算，该器件使用绝缘体上硅（SOI）衬底，硅晶体管和MoS?晶体管划分用于读取和写入数据。这两个晶体管均为n型并将MoS?遗弃在埋氧化物层（BOX）之上。图1(b)为该结构的等效电路图，MoS?晶体管用于写入操作，而硅晶体管用于读取操作。写入晶体管的源极与读取晶体管的栅极辘集，愚弄读取晶体管的栅电容进行电荷存储。MoS?写入晶体管的低关断电流（IOFF）有助于延长数据保执时期，而硅读取晶体管提供了高运行电流和较高的逻辑兼容性。MoS?晶体管的栅极算作写入字线（WWL），漏极算作写入位线（WBL）。而硅晶体管细致读取操作，其漏极和源极划分算作读取字线（RWL）和读取位线（RBL）。与传统1T1C结构不同，该盘算使得读取操作非壅塞性，不错在不烦懑存储节点（SN）电荷的情况下读取数据，具有出奇迫切的应用真理真理。

图1(c)清醒了MoS?的拉曼光谱，其中在383.0 cm?1和407.0 cm?1责罚别出现了E1?g和A1g振动模式的特征峰，标明样品为双层MoS?（2L-MoS?）。图1(d)为2T-eDRAM的扫描电子显微镜（SEM）图像，展示了结构的举座布局。图1(e)和1(f)划分为Si和MoS?区域的扫描透射电子显微镜（STEM）图像，这些图像了了地揭示了硅和MoS?晶体管的金属搏斗区域以及它们之间的顽固层。图1(g)聚焦于图1(f)中的蓝色矩形区域，清醒了双层MoS?的层状结构。通过这些图像和表征，本文说明了通过低温晶圆级MoS?升沉本领杀青的高质料堆叠，这为后续的高性能器件制造奠定了基础。

2.Si-MoS?器件与2T-eDRAM电气表征

图2. Si读取晶体管、MoS2写入晶体管和异质2T-eDRAM的电学性能。

图2展示了Si和MoS?晶体管以及异质2T-eDRAM的电气性能。图2(a)和2(b)划分展示了Si和MoS?晶体管的升沉脾气（ID-VG）和输出脾气（ID-VD）。Si nFET在低漏源电压（VD=1V）下具有较低的关断电流；当漏源电压增多时，Si nFET进展出栅引导走电流（GIDL）。比较之下，MoS? FET在较高的漏源电压下仍然保执出奇低的关断电流，远低于仪器测量的下限，标明MoS?晶体管具有极低的走电流。图2(c)对比了异质2T-eDRAM与传统AOS DRAM在读取晶体管的开启电流（ION_R）偏执与写入晶体管关断电流（IOFF_W）的比值。使用Si-MoS?结构，杀青了读取晶体管的ION_R为280μA（归一化到1μm的通说念长度和宽度）和ION_R/IOFF_W比值高达101?。这一性能显赫优于其他材料制成的DRAM，说明了Si-MoS?异质结构在2T-eDRAM中的上风。图2(d)展示了2T-eDRAM的写入与读取操作的时序图，其中写入“1”操作通过在写入字线（WWL）和写入位线（WBL）上施加脉冲电压来进行。图2(e)清醒了读取操作时代IRBL（读取位线电流）与时期的变化，考据了2T-eDRAM器件的功能。通过对IRBL的监测，不错检测到存储节点的景色，即数据是否已被收效写入或读取。

Si-MoS? 2T-eDRAM的

数据保留和写入测试

图3. Si-MoS2异质2T-eDRAM具有万古期数据保留和高速探听的上风。

图3展示了Si-MoS? 2T-eDRAM的性能评估已矣。图3(a)清醒了IRBL在写入“1”与写入“0”操作后的时期变化，说明了器件具有细密的数据保执智商。写入“1”后，存储节点的电压（VSN）高潮，感应裕度达到35 μA/μm。图3(b)展示了IRBL随时期变化的细节，标明逻辑“1”和“0”景色之间的电流差在3400秒后仍是能保执大于10%的相反。图3(c)展示了通过多项式拟合的VSN-IRBL关系，从中不错推导出存储节点电压（VSN）的变化趋势，进一步考据了数据保执性能。图3(d)清醒了2T-eDRAM的VSN随时期的变化弧线，其中以0.1V的电压下跌算作失效程序，保执时期特出1000秒。图3(e)展示了不同写入脉冲宽度（5ns到200ns）下IRBL的变化，标明较长的写入脉冲宽度有助于提高感应裕度。图3(f)进一步酌量了写入脉冲时期与IRBL变化之间的关系，标明脉冲时期特出100ns时，IRBL变化趋于足够。图3(g)展示了纯Si和纯MoS? 2T-eDRAM的性能比较，纯Si 2T-eDRAM由于高关断电流导致IRBL赶紧下跌到“0”景色，而纯MoS? 2T-eDRAM则进展出较长的保执时期，但感应裕度较小。

4.单层MoS?擢升数据保执时期，并通过3D集成提高密度

图4. 2T-eDRAM的基准测试和应用后劲。

图4(a)展示了单层MoS?与双层MoS? FET的能带图，标明单层MoS?具有更宽的带隙，有助于减少亚阈值电流和隧穿电流，从而延长数据保执时期。图4(b)展示了使用单层MoS?算作写入晶体管沟说念材料的2T-eDRAM与双层MoS?的性能比较，单层MoS?显赫裁汰了关断电流，提高了数据保执时期。补充图7展示了写入“1”操作后IRBL在较万古期内的变化情况，说明了使用1L-MoS?的eDRAM或者在更长的时期内保执较高的IRBL相反，清醒出细密的始终自由性。图4(c)通过保执电压（Vhold）与保执时期的关系，展示了单层MoS?算作写入晶体管材料的上风。与传统eDRAM比较，单层MoS?显赫提高了数据保执时期，打破了以往本领的瓶颈。图4(d)展示了3D堆叠异质2T-eDRAM的暗示图，其中MoS?写入晶体管被堆叠在硅读取晶体管上方。图4(e)和4(f)划分为3D堆叠结构的STEM和SEM图像，清醒了与平面结构比较，3D结构的单位面积大大减少，进一步提高了集成密度。图4(g)展示了3D堆叠结构的IRBL随时期的变化，说明了该结构仍能保执较高的感应裕度，且IRBL相反在1000秒以上保执自由。

论断

该究诘效用展示了一个颠覆性的Si-MoS?异质2T-eDRAM，其中MoS?的较宽带隙和原子级厚度使得器件或者保执超低关断电流，而硅基读取晶体管的高运行电流或者保执高感应裕度。这么Si读取晶体管和MoS?写入晶体管的组合在数据保执、写入速率和感应裕度方面提供了全见解的显赫擢升。2T-eDRAM或者在写入字线电压为0 V时将数据保执时期延长至6000秒，特出传统的硅基DRAM多个数目级，同期兼具5纳秒的快速写入速率，十足知足高算力的高层缓存应用的条目。该职责不仅为高密度DRAM的发展提供了新的想路，还为其他异质集成的DRAM候选材料（如Si-2D和Si-AOS搀杂DRAM）提供了难得的参考和启示。

此外，该效用还展示了3D集成本领的上风，通过将MoS?写入晶体管堆叠在硅读取晶体管上，杀青了显赫的集成密度擢升。通过这种堆叠花样，存储单位的面积得到了有用减少，从而进一步提高了存储密度，为明天高密度和低功耗、高性能eDRAM的应用提供了新的处理决策；况兼在高性能揣摸、大容量缓存和存算一体化（CIM）等应用领域中，也具有令东说念主期待的应用远景。

半导体杰作公众号推选

专注半导体领域更多原创施行

和蔼全球半导体产业动向与趋势

*免责声明：本文由作家原创。著述施行系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复旧，若是有任何异议，接待相干半导体行业不雅察。

今天是《半导体行业不雅察》为您分享的第3958期施行，接待和蔼。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的施行就点“在看”分享给小伙伴哦体育游戏app平台